Terdengar simpel? Tunggu dulu, jika rangkaian konvensional mengubah keadaan logika dengan mengubah posisi saklar tiga pin ke VCC atau GND, rangkaian ini cukup menggunakan sebuah saklar tekan temporer. Jika ditekan sekali, keluar logika tinggi, ditekan sekali lagi keluar logika rendah dan seterusnya berulang-ulang sesuai kebutuhan.
Rangkaian pembagi dua mengunakan IC DFF (Delay Flip Flop) pada gambar di atas adalah inti dari rangkaian Satu Saklar Dua Logika. Jika pada input dimasuki sebuah sinyal kotak dengan frekuensi tertentu, maka pada output akan keluar sinyal kotak dengan frekuensi setengah dari frekuensi sinyal input.
Jadi setiap perubahan logika pada keluaran terjadi jika masukan mendapat satu 'clock'. Satu 'clock' ini bervariasi tergantung jenis IC DFF yang digunakan. Jika sifat masukan CLK adalah 'rising edge' (perubahan dari logika rendah ke logika tinggi), maka satu 'clock' adalah saat logika input berubah dari logika rendah ke logika tinggi.
Memanfaatkan sifat pembagi dua ini, dapat dibuat rangkaian Satu Saklar Dua Logika : tambahkan sebuah saklar tekan temporer pada input seperti pada gambar berikut.
Resistor R1 ditambahkan sebagai resistor PullDown untuk mencegah terjadinya keadaan ambang. Jadi jika saklar S1 tidak ditekan, logika input CLK adalah logika rendah. Kemudian saat saklar S1 ditekan, terjadi perubahan logika dari rendah ke tinggi dan logika keluaran pun berubah.
Sekali S1 ditekan, keluaran berlogika tinggi. S1 ditekan lagi, keluaran berlogika rendah. Jika S1 ditekan sekali lagi, keluaran berlogika tinggi kembali, dst.
Jika anda menggunakan IC DFF dari jenis TTL, gunakan IC 74XX74; tegangan catu harus 5 VDC. Jika IC DFF dari jenis CMOS, gunakan IC 4013; tegangan catu berkisar antara 3 - 15 V.
Selamat berinovasi!
